1. <form id='y8mwx'></form>
        <bdo id='y8mwx'><sup id='y8mwx'><div id='y8mwx'><bdo id='y8mwx'></bdo></div></sup></bdo>

          •  
             
            当前地位: edf壹定发888 » 下载 » 材料文献 » 1756-ENBT

            1756-ENBT

            图片文件
            • 文件类型:图片文件
            • 文件大年夜小:24.85M
            • 更新日期:2019-03-01
            • 浏览次数:0   下载次数:0
            进入下载
            【1756-ENBT】具体介绍
             1756-ENBT Q13. RPM有无甚么帮助束缚?

            A13. RLOC_ORIGIN和RLOC_RANGE可以规定把某个RPM放在设计中的某个地位。 RPM可以建组(H_SET, U_SET, HU_SET)。几个存放器放在一个Slice里的时刻,可以用BEL规定某个存放器的地位,甚*还可以用LOCK_PINS束缚规定某个存放器IO的地位。这些束缚的定义都在Constraint Guide中。

            Q14. 怎样做DIRT呢?
            A14. 打开FPGA Editor,打开构造布线好的ncd文件,选择Tools --> Directed RouTIng Constraints..., 选中关怀的网线,生成UCF或将束缚显示在FPGA Editor Console中,然后复制到HDL代码或UCF中。更具体的流程参考Constraint Guide -->DIRT.

            Q15. 怎样做Hard Macro呢?
            A15. 照样用FPGA Editor。将NCD存成NMC, 删除不关怀的逻辑,包含所有IO。与外部逻辑交互的端口经过过程Edit --> Add Hardmacro External Pin 添加Hard Macro Pin. 更具体的流程参考AR10901.

            Q16. 怎样用Hard Macro呢?
            A16. 在设计源代码中要利用Hard Macro的处所,就用一个Black Box便可以够了。NMC文件放在工程目次下。

            1756-ENBT
            1756-ENBT
             
            [ 下载搜刮 ]  [ 参加收藏 ]  [ 告诉石友 ]  [ 打印本文 ]  [ 封闭窗口 ]

            【1756-ENBT】下载地址












             
            推荐下载
            本类下载排行
            总下载排行